台积电再抛多个重磅：车用领域推5nm 4nm提前试产

《科创板日报》（上海，研究员郑远方）讯，台积电今日召开2021年线上技术论坛，公布逻辑技术、特殊技术及3D封装技术最新进展。其中，包括支持新一代5G智能手机和WiFi 6/6e的N6RF制程、针对车用芯片的N5A制程、3DFabric技术强化版。

逻辑技术方面，台积电捷报频传，仍是行业的“领头羊”。

在目前台积电的逻辑技术中，最先进制程已从7nm交棒给5nm，很快将由3nm继承。

台积电在今日论坛上首次发布6nm RF（N6RF）制程，支持6GHz以下、毫米波频段的5G智能手机与WiFi 6/6e效能，大幅降低了功耗和面积的同时，又兼顾效能、功能及电池寿命——相较前一代的16nm射频技术，N6RF效能提升超过16%。

5nm应用覆盖智能手机、高速运算、物联网等，良率已超过预期，去年出货量超过50万片；而5nm制程大量使用EUV，台积电也将持续提高EUV生产效能。

针对车用领域，台积电则推出了N5A制程，该制程可满足汽车应用对运算能力日益增长的需求，例如支持AI的驾驶辅助及数字车辆座舱。N5A将目前超级电脑所使用的技术带入车辆，满足运算效能、功耗效率、逻辑密度、品质与可靠性等多方面要求。目前5nm生态系统已准备就绪，预计将于2022年Q3问世。

4nm制程开发进展顺利，预计将于今年Q3开始试产，较先前规划提早一个季度。台积电预计，出于成本考量，中低阶手机、消费电子产品等产品采用最先进制程技术的时间一般稍有延迟，目前多数仍采用16/12nm并在向6nm迈进，预计2023年4nm制程将成为这类产品的主流技术。

3nm制程将依照计划于2022年下半年量产。台积电表示，3nm制程将成为全球最先进的逻辑技术。相较于5nm制程，3nm制程速度增快15%，功耗降低30%，逻辑密度增加70%。3nm将持续采用FinFET结构，计划于明年下半年在晶圆18厂量产，“将成为世界上最先进的技术”。

2nm制程则刚刚进正式研发阶段。台积电2nm工艺将首次引入纳米片晶体管，取代现在的FinFET结构。根据试验，纳米片晶体管可将Vt波动降低至少15%。

另外，台积电宣布，为支撑先进制程的发展与量产，2021年台积电资本支出可达300亿美元，预计3年内总投资将达1000亿美元，还立下豪言称，台积电“将有足够产能，实际行动回应客户的支持”。

生产方面，台积电也有多方位布局。

一方面，台积电斥资 120 亿美元在亚利桑那州建造的5nm 12英寸晶圆厂，现阶段已经开工。预计将于2024年起量产5nm制程芯片，月产能约2万片。

另一方面，全球缺芯背景下，台积电扩产步伐不停。公司台南工厂Fab 18第5-8期厂将负责3nm制程；Fab 18第4期用于5nm制程扩产，还计划在新竹建立新厂Fab 20用于2nm制程生产。

当然，台积电也没有落下后摩尔时代备受关注的3D封装技术。

台积电去年宣布推出由矽堆叠及先进封装技术（SoIC、InFO、CoWoS）组成的3D IC封装技术平台3DFabric。魏哲家今日表示，将持续扩展3DFabric该平台。

3DFabric平台旗下最新技术为SoIC，该技术是行业第一个高密度3D小晶片（chiplet）堆叠技术，可将不同尺寸、功能、节点晶粒进行异质整合。SoIC预计将于2022年小量投产，同年年底将有5座3DFabric专用晶圆厂。

面对“假设摩尔定律失效，半导体产业是否能兼顾运算和耗能的优化需求？”的问题，魏哲家毫无惧色：“我们有能力接受这个挑战吗？Yes，we can！”